웨이퍼에서 칩이 되기까지의 흐름은 준비 → 패터닝 → 식각/증착 → 배선 → 테스트 → 패키징으로 이어지는 연결 구조입니다. 공정은 한 번에 끝나는 작업이 아니라, “층을 쌓고 패턴을 만들고 제거하는 반복”으로 진행됩니다.
전공정(FEOL)은 트랜지스터를 만드는 구간이고, 후공정(BEOL)은 배선을 쌓아 연결하는 구간입니다. 전공정에서 소자 성능이 결정되고, 후공정에서 연결 신뢰성과 속도가 결정됩니다. 이 두 구간의 목적 차이를 이해하면 공정 이슈를 구분하기 쉬워집니다.
각 단계는 이전 단계의 결과에 영향을 받으며, 작은 결함이나 변동이 다음 공정의 난이도를 높일 수 있습니다. 예를 들어 노광 정렬 오차는 식각 프로파일을 흔들고, 막 두께 불균일은 배선 저항과 신뢰성을 떨어뜨립니다.
큰그림을 먼저 이해하면 뉴스나 기술 키워드가 어느 구간의 문제를 말하는지 빠르게 구분할 수 있습니다. 공정 미세화 이슈인지, 패키징 병목인지에 따라 봐야 하는 지표와 질문이 달라집니다.
이 글은 세부 공정 설명이 아니라 “흐름과 연결”에 집중합니다. 아래의 지도와 Dictionary를 함께 보면서 단계별 역할을 빠르게 확인해보세요.
다음으로 보기
- 공정 큰그림 지도
- Dictionary